طراحی یک تنظیم کننده ولتاژ با افت پایین با کنترل کننده دیجیتال در فناوری cmos

در این پایان نامه دو تنظیم کننده ولتاژ ldo معرفی شده است، طوری که به دو روش آنالوگ و دیجیتال به کنترل اندازه ترانزیستور عبوری پرداخته شده است. در هر مورد مدار ldo پیشنهادی با استفاده از نرم افزار hspice در تکنولوژی mµcmos 0/35 برای ایجاد ولتاژ خروجی 2/8v به ازای ولتاژ ورودی 3v شبیه سازی شده است. مدارهای ldo پیشنهادی قابلیت جریان دهی به محدوده وسیعی از بار (0 تاma 100) را دارا هستند و به ازای جریان های بار کم، جریان خاموشی بسیار کوچکی دارند. در پایان نیز مقایسه هایی بین دو مدار ldo معرفی شده با یکدیگر و همچنین با سایر انواع ldoهایی که تاکنون معرفی شده اند صورت گرفته و برای هر دو مدار عدد شایستگی تقریباً مشابهی (21?) به دست آمده است.